<div id="f396r"><span id="f396r"></span></div>
    <div id="f396r"></div>

      <div id="f396r"></div>

      <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>
      <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>
      <em id="f396r"><ol id="f396r"><mark id="f396r"></mark></ol></em>
      <em id="f396r"></em>
        <dl id="f396r"><menu id="f396r"></menu></dl>
          <progress id="f396r"><tr id="f396r"><ruby id="f396r"></ruby></tr></progress>
          <em id="f396r"></em>

            <em id="f396r"><ins id="f396r"></ins></em><dl id="f396r"><ins id="f396r"><thead id="f396r"></thead></ins></dl>

            <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>

            <progress id="f396r"><tr id="f396r"></tr></progress>

            <em id="f396r"></em>

              <div id="f396r"></div><em id="f396r"></em>
              <sup id="f396r"></sup>
              <em id="f396r"></em>

              <em id="f396r"><span id="f396r"></span></em>
              <sup id="f396r"></sup>

                    <dl id="f396r"></dl>

                    <div id="f396r"><ol id="f396r"><object id="f396r"></object></ol></div>

                      <em id="f396r"><ol id="f396r"><mark id="f396r"></mark></ol></em>
                      <em id="f396r"><ins id="f396r"></ins></em>
                      <dl id="f396r"><ins id="f396r"><thead id="f396r"></thead></ins></dl>

                      <progress id="f396r"><tr id="f396r"><ruby id="f396r"></ruby></tr></progress>
                      快速发布采购 管理采购信息

                      W83697UF提供四个高速串行通信端口

                      时间:2019-3-28, 来源:互联网, 文章类别:元器件知识库

                      制造商零件编号:W83697UG
                      制造商:Nuvoton Technology Corporation of America
                      描述:IC LPC SUPER I/O 128-PQFP
                      系列:-
                      处理器类型:-
                      应用:PC,PDA
                      接口:LPC
                      电压 - 电源:3.3V,5V
                      封装/外壳:128-XFQFN
                      供应商器件封装:128-PQFP(14x20)
                      安装类型:表面贴装

                      1.一般说明
                      W83697UFI / O系列产品。它们以整体为特色
                      新接口,即LPC(低引脚数)接口,将在新一代中得到支?#20013;?#29255;组。

                      该接口顾名?#23478;?#23601;是提供I / O的经济实现
                      具有?#31995;?#24341;脚数的接口,仍然保持与其ISA接口相同的性能对方。

                      与ISA实现相比,LPC I / O中保存了大约40个引脚数。
                      有了这个额外的自由,我们可以在单个芯片上实现更多设备W83697UF集成了游戏端口和MIDI端口。

                      它在软件方面完全透明
                      表示除芯片特定配置外不需要更新BIOS或设备驱动程序。
                      W83697UF的磁盘驱动器适配器功能包括兼容的软盘驱动器控制器
                      行业标准82077/765,数据分离器,写入预补偿电路,解码逻辑,数据
                      速率选择,时钟发生器,驱动器接口控制逻辑,以及中断和DMA逻辑。广泛的
                      集成在W83697UF上的各种功能大大减少了所需的组件数量
                      用于连接软盘驱动器。 W83697UF支持4个360K,720K,1.2M,1.44M或
                      2.88M磁盘驱动器和数据传输速率为250 Kb / s,300 Kb / s,500 Kb / s,1 Mb / s和2 Mb / s。
                      W83697UF提供四个高速串行通信端口(UART),其中一个支持
                      串行红外通信。每个UART包括一个16字节的发送/接收FIFO,可编程
                      波特率发生器,完整的调制解调器控制能力和处理器中断系统。所有
                      UART提供传统速度,波特率高达115.2k bps,并具有高速波特率
                      速率为230k,460k或921k bps,支持更高速的调制解调器。另外,W83697UF
                      提供IR功能:IrDA 1.0(SIR为1.152K bps)和电视远程IR(消费者IR,支持
                      NEC,RC-5,扩展RC-5和RECS-80协议)。
                      W83697UF支持一个PC兼容的打印机端口(SPP),双向打印机端口(BPP)和
                      还有增强型并行端口(EPP)和扩展功能端口(ECP)。通过打印机端口
                      接口引脚,也可用:扩展FDD模式和扩展2FDD模式?#24066;?#19968;个或
                      要连接的两个外部软盘驱动器。
                      配置寄存器支持模式选择,功能启用/禁用和断电功能
                      选择。此外,可配置的PnP功能与即插即用功能兼容
                      Windows 95 / 98TM的需求,使系统资源分配比以往更高效。
                      W83697UF通过一组系统设计器为系统设计人员提供了一组灵活的I / O控制功能
                      通用I / O端口。这些GPIO端口可以用作简单的I / O,也可以单独使用
                      配置为提供预定义的备用功能。通用端口1设计为
                      即使在掉电模式下也能正常工作(VCC关闭)。
                      W83697UF完全符合Microsoft的PC98和PC99硬件设计指南,
                      并满足ACPI的要求。
                      W83697UF包含一个游戏端口和一个MIDI端口。游戏端口旨在支持2
                      操纵杆可应用于所有标准PC游戏控制设备。它?#23884;?#20110;a非常重要
                      娱乐或消费者电脑。
                      W83697UF提供Flash ROM接口。这可以支持高达4M的传统闪存ROM。

                      2.特点
                      一般
                      •符合LPC规范。 1.1
                      •支持LDRQ#(LPC DMA),SERIRQ(串行IRQ)
                      •包括Winbond I / O W83877TF的所有功能
                      •集成智能卡功能
                      •符合Microsoft PC98 / PC99硬件设计指南
                      •支持DPM(设备电源管理),ACPI
                      •可编程配置设置
                      •单个24或48 MHz时钟输入FIFO
                      •与IBM PC AT磁盘驱动器系统兼容
                      •具有轨道可选功能的可变写入预补偿
                      •支持垂直录制格式
                      •DMA启用逻辑
                      •16字节数据FIFO
                      •支持软盘驱动器和磁带驱动器
                      •检测所有超限和欠载条件
                      •内置地址标记检测电路,简化读取电子设备
                      •具有软件写保护和FDD写使能信号的FDD防病毒功能(写数据信号
                      被迫?#25442;?#36291;)
                      •最多支持四个3.5英寸或5.25英寸软盘驱动器
                      •完全兼容行业标准82077
                      •360K / 720K / 1.2M / 1.44M / 2.88M格式; 250K,300K,500K,1M,2M bps数据传输速率
                      •支持3模式FDD及其Win95 / 98驱动程序UART
                      •四个高速16550兼容UART,具有16字节发送/接收FIFO
                      •MIDI兼容
                      •完全可编程的串行接口特性:
                      --- 5,6,7或8位字符
                      ---偶数,奇数或无奇偶校验位生成/检测
                      --- 1,1,5或2个停止位生成
                      •内部诊断功能:
                      ---用于通信链路?#25910;?#38548;离的环回控制
                      ---中断,奇偶校验,溢出,帧错误模拟

                      •可编程波特率发生器?#24066;?#23558;1.8461 MHz和24 MHz除以1到(216-1)
                      •14.769 MHz的最大波特率可达921k bps,24 MHz红外的最大波特率可达1.5M bps
                      •支持IrDA版本1.0 SIR协议,最大波特率高达115.2K bps
                      •支持SHARP ASK-IR协议,最大波特率高达57,600 bps
                      •支持具有唤醒功能的消费者IR。并口
                      •与IBM并行端口兼容
                      •支持PS / 2兼容的双向并行端口
                      •支持增强型并行端口(EPP) - 兼容IEEE 1284规范
                      •支持扩展功能端口(ECP) - 兼容IEEE 1284规范
                      •扩展FDD模式支持磁盘驱动器B;和Extension 2FDD模式支持磁盘 通过并行端口驱动A和B.
                      •增强的打印机端口后驱动电流保护 游戏港口
                      •支持两个单独的操纵杆
                      •支?#32622;?#20010;操纵杆两个轴(X,Y)和两个?#30913;ィ⊿1,S2)控制器 MIDI端口
                      •波特率为31.25 Kbaud
                      •16字节输入FIFO
                      •16字节输出FIFO B闪存ROM接口
                      •支持最高4M闪存ROM 风扇速度控制
                      •支持3组PWM风扇速度控制通用I / O端口
                      •60个可编程通用I / O端口
                      •通用I / O端口可用作简单的I / O端口,看门狗定时器输出,电源LED输出,红外I / O引脚,暂停LED输出,蜂鸣输出
                      •功能在省电模式下智能卡?#37327;?#22120;接口
                      •符合ISO7816协议
                      •PC / SC T = 0,T = 1兼容包

                      W83697UF的框图

                      4. W83697UF的引脚配置

                      5. PIN说明
                      注意:有关详细信息,请参阅“DC特性”一节
                      密码描述
                      I / O8t TTL电平双向引脚,具有8mA源 - 吸收能力
                      I / O12t TTL电平双向引脚,具有12mA源 - 吸收能力
                      I / O24t TTL电平双向引脚,具有24 mA源 - 吸收能力
                      I / O12tp3 3.3V TTL电平双向引脚,具有12mA源 - 吸收能力
                      I / O12ts TTL电平施密特触发器双向引脚,具有12mA源 - 吸收能力
                      I / O24T TTL电平施密特触发器双向引脚,具有24mA源 - 吸收能力
                      I / O24tsp3 3.3V TTL电平施密特触发器双向引脚,带24mA源 - 汇能力
                      I / OD12t TTL电平双向引脚和开漏输出,具有12mA吸收能力
                      I / OD24t TTL电平双向引脚和开漏输出,具有24mA吸收能力
                      I / OD24c CMOS电平双向引脚和开漏输出,具有24mA吸收能力
                      I / OD24a双向引脚,带模拟输入和漏极开路输出,带24mA接收器能力
                      I / OD12ts TTL电平施密特触发双向引脚和开漏输出,12mA下沉能力
                      I / OD24ts TTL电平施密特触发双向引脚和开漏输出,24mA下沉能力
                      I / OD12cs CMOS电平施密特触发双向引脚和开漏输出,12mA下沉能力
                      I / OD16cs CMOS电平施密特触发双向引脚和开漏输出,16mA下沉能力
                      I / OD24cs CMOS电平施密特触发双向引脚和开漏输出,24mA下沉能力
                      I / OD12csd CMOS电平施密特触发器双向引脚,带内部下拉电阻和开漏输出,具有12mA吸收能力
                      I / OD12csu CMOS电平施密特触发器双向引脚,带内部上拉电阻和开漏输出,具有12mA吸收能力
                      O4输出引脚,具有4 mA源 - 吸收能力
                      O8输出引脚,具有8 mA源 - 吸收能力
                      O12输出引脚,具有12 mA源 - 吸收能力
                      O16输出引脚,具有16 mA源 - 吸收能力
                      O24输出引脚,具有24 mA源 - 吸收能力
                      O12p3 3.3V输出引脚,具有12 mA源 - 吸收能力

                      O24p3 3.3V输出引脚,具有24 mA源 - 吸收能力
                      OD12开漏输出引脚,具有12 mA吸收能力
                      OD24开漏输出引脚,具有24 mA吸收能力
                      OD12p3 3.3V开漏输出引脚,具有12 mA吸电流能力
                      INt TTL电平输入引脚
                      INtp3 3.3V TTL电平输入引脚
                      INtd TTL电平输入引脚,带内部下拉电阻
                      INtu TTL电平输入引脚,带内部上拉电阻
                      INts TTL电平施密特触发器输入引脚
                      INtsp3 3.3V TTL电平施密特触发输入引脚
                      INc CMOS电平输入引脚
                      INcu CMOS电平输入引脚,带内部上拉电阻
                      INcd CMOS电平输入引脚,带内部下拉电阻
                      INcs CMOS电平施密特触发输入引脚
                      INcsu CMOS电平施密特触发器输入引脚,带内部上拉电阻

                      5.1 LPC接口
                      符号PIN I / O功能
                      CLKIN 17 INtp3系统时钟输入。 根据输入频率24MHz或48MHz,可通过寄存器选择。 默认为24MHz输入。
                      PME#98 OD12p3生成的PME事件。
                      PCICLK 19 INtsp3 PCI时钟输入。
                      LDRQ#20 O12p3编码DMA请求信号。SERIRQ 21 I / O12tp3串行IRQ输入/输出。
                      LAD [3:0] 23-26 I / O12tp3这些信号线传送地址,控制和数据主机和外围设备之间通过LPC总线的信息。
                      LFRAME#27 INtsp3表示新周期的开始或周期的终止。
                      LRESET#28 INtsp3复位信号。 它可以连接到主机上的PCIRST#信号。

                      5.2 FDC接口
                      符号PIN I / O功能
                      DRVDEN0 1 OD24驱动器密度选择位0。
                      INDEX#2 INcsu
                      来?#28304;?#30424;驱动器的施密特触发输入为低电?#25509;行?br />当头部位于轨道的开头时
                      用索引孔标记。该输入引脚由内部上拉
                      1KΩ电阻。 L0的第7位可以禁用电阻
                      CRF0(FIPURDWN)。
                      MOA#3 OD24电机A开。设置为0时,此引?#29260;?#29992;磁盘驱动器0.这是开漏输出。
                      DSB#4 OD24 Drive Select B.当设置为0时,此引?#29260;?#29992;磁盘驱动器B.这是一个开漏输出。
                      DSA#6 OD24 Drive选择A.当设置为0时,此引?#29260;?#29992;磁盘驱动器A.这是一个开漏输出。
                      MOB#7 OD24电机B开。设置为0时,此引?#29260;?#29992;磁盘驱动器1.这是开漏输出。DIR#8 OD24
                      头步进电机的?#36739;頡?#24320;漏输出。逻辑1 =向外运动逻辑0 =向内运动
                      步骤#9 OD24步进输出脉冲。这种有源低开漏输出产生一个脉冲将头部移动到另一个轨道。
                      WD#10 OD24写入数据。该逻辑低开漏写入预补偿串行数据到选定的FDD。开漏输出。
                      WE#11 OD24写使能。开漏输出。
                      TRAK0#12 INcsu跟踪0.来?#28304;?#30424;驱动器的施密特触发输入是当磁头位于最外面的磁道上时,低电?#25509;行А?#35813;输入引脚由1KΩ电阻内部上拉。该
                      L0-CRF0(FIPURDWN)的第7位可以禁止电阻。WP#13 INcsu写保护。这种来?#28304;?#30424;驱动器的低?#34892;?#26045;密特输入表示软盘已写保护。这个输入引脚是通过1KΩ电阻在内部上拉。电阻可以由L0-CRF0(FIPURDWN)的第7位禁用。RDATA#14 INcsu
                      来自FDD的读数据输入信号。拉出此输入引脚
                      内部由1KΩ电阻组成。电阻可以禁用
                      L0-CRF0(FIPURDWN)的第7位。头#15 OD24头选择。此开漏输出确定哪个磁盘驱动器头是活跃的。逻辑1 =侧0逻辑0 =第1侧
                      DSKCHG#16 INcsu软盘变化。通电时该信号低电?#25509;行?#27599;当移除软盘时。该输入引脚被上拉内部有一个1KΩ电阻。可以通过位禁用电阻L0-CRF0(FIPURDWN)中的7个。

                      5.3多模并行端口
                      以下引脚具有备用功能,由CR28和L3-CRF0控制。
                      符号PIN I / O功能
                      SLCT 29 IN IN打印机模式:
                      此引脚上的高电?#25509;行?#36755;入表示打印机是
                      选择。该引脚内部拉高。
                      参考
                      用于在ECP中定义该引脚的并行端口的描述和EPP模式。
                      OD12 EXTENSION FDD模式
                      该引脚用于扩展FDD B;它的功能是一样的FDC的WE#引脚。
                      EXTENSION 2FDD模式
                      该引脚用于扩展FDD A和B;它的功能是与FDC的WE#引脚相同。
                      PE 30 INT打印机模式:
                      此引脚上的高电?#25509;行?#36755;入表示打印机有
                      检测到论文的结?#30149;?#35813;引脚被拉高
                      内部。请参阅并行端口的说明
                      在ECP和EPP模式下定义此引脚。
                      WD2#OD12 EXTENSION FDD模式:WD2#
                      该引脚用于扩展FDD B;它的功能是一样的FDC的WD#引脚。
                      EXTENSION 2FDD模式:WD2#
                      该引脚用于扩展FDD A和B;它的功能是与FDC的WD#引脚相同。
                      BUSY 31 INts打印机模式:
                      高电?#25509;行?#34920;示打印机尚未准备好
                      接收数据。该引脚内部拉高。参考
                      用于在ECP中定义该引脚的并行端口的描述和EPP模式。
                      MOB2#OD12 EXTENSION FDD模式:MOB2#
                      该引脚用于扩展FDD B;它的功能是一样的
                      FDC的MOB#引脚。
                      EXTENSION 2FDD MODE:MOB2#
                      该引脚用于扩展FDD A和B;它的功能是
                      与FDC的MOB#引脚相同。

                      6.配置注册
                      6.1即插即用配置
                      W83697UF使用兼容的PNP协议访问配置寄存器以进行设置
                      不同类型的配置。 在W83697UF中,有11个逻辑设备(来自Logical设备0到逻辑设备B,但逻辑设备4除外以用于向后兼容)
                      对应于11个单独的功能:FDC(逻辑设备0),PRT(逻辑设备1),UART1
                      (逻辑设备2),UART2(逻辑设备3),CIR(消费者IR,逻辑设备6),GPIO1(逻辑设备)设备7),GPIO5(逻辑设备8),GPIO2~GPIO4(逻辑设备9),ACPI((逻辑设备A),和硬件监视器(逻辑设备B)。
                      每个逻辑设备都有?#32422;?#30340;配置寄存器(上面CR30)。
                      主机可以通过将适当的逻辑设备编号写入逻辑来访问这些寄存器
                      器件选择寄存器在CR7。

                      6.2兼容的PnP
                      6.2.1扩展功能寄存器
                      在Compatible PnP中,有两种方法可以进入扩展功能并读取或写入配置寄存器。 HEFRAS(CR26位6)可用于从这两种输入方法中选择一种
                      扩展功能模式如下:
                      HEFRAS地址和价值
                      0写入87h到位置2Eh两次
                      1写入87h到位置4Eh两次
                      上电复位后,RTSA#(引脚49)上的值由CR26的HEFRAS锁存。在兼容
                      PnP,特定值(87h)必须写入扩展功能使能寄存器(I / O端口)两次
                      地址2Eh或4Eh)。其次,必须将索引值(02h,07h-FFh)写入扩展
                      功能索引寄存器(I / O端口地址2Eh或4Eh与扩展功能启用寄存器相同)
                      识别要访问的配置寄存器。然后设计师可以访问所需的
                      配置寄存器通过扩展功能数据寄存器(I / O端口地址2Fh或4Fh)。
                      完成配置寄存器的编程后,应写入附加值(AAh)
                      EFERs退出扩展功能模式以防止无意中访问这些配置
                      寄存器。设计人员还可以将CR26(LOCKREG)的第5位设置为高电平?#21592;?#25252;配置登记意外访?#30465;?br />配置寄存器只能通过冷复位(引脚)复位为默?#29616;?#25110;硬件设置MR = 1)。热复位不会影响配置寄存器。
                      6.2.2扩展功能启用寄存器(EFER)上电复位后,W83697UF进入默认工作模式。在W83697UF之前
                      进入扩展功能模式时,必须将特定?#24403;?#31243;到扩展功能中
                      启用寄存器(EFER),?#21592;?#21487;以访问扩展功能寄存器。扩展
                      功能使能寄存器是只写寄存器。在PC / AT系统上,它们的端口地址是2Eh或4Eh(如前一节所述)。
                      6.2.3扩展功能索引寄存器(EFIR),扩展功能数据寄存器(EFDRs)
                      进入扩展功能模式后,必须使用扩展功能索引寄存器(EFIR)
                      加载索引值(02h,07h-FEh)以访问配置寄存器0(CR0),配置
                      通过扩展功能将寄存器7(CR07)注册?#33050;?#32622;寄存器FE(CRFE),?#26469;?#31867;推
                      数据寄存器(EFDR)。 EFIR是只写寄存器,PC / AT上的端口地址为2Eh或4Eh
                      系统; EFDR?#23884;?写寄存器,PC / AT系统上的端口地址为2Fh或4Fh。
                      6.3配置顺序
                      要对W83697UF配置寄存器进行编程,必须具有以下配置顺序
                      其次:
                      (1)。进入扩展功能模式
                      (2)。配置配置寄存器
                      (3)。退出扩展功能模式

                      6.3.1进入扩展功能模式
                      要将芯片置于扩展功能模式,必须应用两个连续的0x87
                      扩展功能启用寄存器(EFER,即2Eh或4Eh)。
                      6.3.2配置配置寄存器
                      芯片选择逻辑设备并通过扩展激活所需的逻辑设备
                      功能索引寄存器(EFIR)和扩展功能数据寄存器(EFDR)。 EFIR位于
                      与EFER相同的地址,EFDR位于地址(EFIR + 1)。
                      首先,将逻辑设备号(即0x07)写入EFIR,然后写入所需的号码
                      EFDR的逻辑设备。如果访?#24066;?#29255;(全局)控制寄存器,则不需要此步骤。
                      其次,将逻辑设备中所需配置寄存器的地址写入EFIR
                      然后通过EFDR写入(或读取)所需的配置寄存器。
                      6.3.3退出扩展功能模式
                      要退出扩展功能模式,需要向EFER写入0xAA。一旦芯片退出
                      扩展功能模式,处于正常运行模式,准备进入配置模式。
                      6.3.4软件编程示例
                      以下示例使用Intel 8086汇编语?#21592;?#20889;。它假定EFER位于
                      在2Eh,EFIR位于2Eh,EFDR位于2Fh。如果HEFRAS(CR26位6)置位,则4Eh即可
                      直接替换为4Eh和2Fh替换为4Fh。

                      应用电路
                      8.1并行端口扩展FDD

                      8.2并行端口扩展2FDD

                      8.3四FDD模式

                      包装尺寸(128针PQFP)

                      附录A:演示电路


                      技术文章分类
                      相关技术文章
                      开奖结果 新时时彩三星组三玩法 三期必开的一尾中特平 南沐成辰单双中特 福彩3d预测分析知识 深圳风采轩户型图3 前列平特效药 重庆幸运农场技巧玩法 福建11选5走势图删除 一肖中特公开验证 3d试机号分析工具 广东南粤36选7开奖记录 爱彩乐app下载苹果 时十一运夺金开奖视频 201903525选7开奖结果 名都国际真钱棋牌