<div id="f396r"><span id="f396r"></span></div>
    <div id="f396r"></div>

      <div id="f396r"></div>

      <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>
      <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>
      <em id="f396r"><ol id="f396r"><mark id="f396r"></mark></ol></em>
      <em id="f396r"></em>
        <dl id="f396r"><menu id="f396r"></menu></dl>
          <progress id="f396r"><tr id="f396r"><ruby id="f396r"></ruby></tr></progress>
          <em id="f396r"></em>

            <em id="f396r"><ins id="f396r"></ins></em><dl id="f396r"><ins id="f396r"><thead id="f396r"></thead></ins></dl>

            <dl id="f396r"><ol id="f396r"><thead id="f396r"></thead></ol></dl>

            <progress id="f396r"><tr id="f396r"></tr></progress>

            <em id="f396r"></em>

              <div id="f396r"></div><em id="f396r"></em>
              <sup id="f396r"></sup>
              <em id="f396r"></em>

              <em id="f396r"><span id="f396r"></span></em>
              <sup id="f396r"></sup>

                    <dl id="f396r"></dl>

                    <div id="f396r"><ol id="f396r"><object id="f396r"></object></ol></div>

                      <em id="f396r"><ol id="f396r"><mark id="f396r"></mark></ol></em>
                      <em id="f396r"><ins id="f396r"></ins></em>
                      <dl id="f396r"><ins id="f396r"><thead id="f396r"></thead></ins></dl>

                      <progress id="f396r"><tr id="f396r"><ruby id="f396r"></ruby></tr></progress>
                      快速發布采購 管理采購信息

                      W681512是一款通用單通道PCM編解碼器

                      時間:2019-3-13, 來源:互聯網, 文章類別:元器件知識庫

                      1.一般說明

                      W681512是一款通用單通道PCM編解碼器,具有引腳可選的μ-Law或A-Law

                      擴。該器件符合ITU G.712規范。它采用+ 5V單電源供電

                      電源采用20引腳SOG(SOP),SSOP和TSSOP封裝。功能

                      執行包括語音信號的數字化和重建,以及頻帶限制和平滑

                      PCM系統所需的濾波器。濾波器符合ITU G.712規范。 W681512

                      性能指定在-40°C至+ 85°C的工業溫度范圍內。

                      W681512包括一個片上精密電壓基準和一個額外的功率放大器,

                      能夠以差分方式驅動300Ω負載,最高可達6.3V峰峰值。模擬部分是

                      全差分,降低噪聲并提高電源抑制比。數據傳輸

                      協議支持PCM的長幀和短幀同步通信

                      應用程序,以及ISDN應用程序的IDL和GCI通信。 W681512接受七個

                      主時鐘頻率介于256 kHz和4.096 MHz之間,并自動提供片上預縮放器

                      確定所需內部時鐘的分頻比。

                      2.特點

                      &#8226;單+ 5V電源

                      •典型功耗為30 mW,

                      省電模式為0.5μW

                      •全差分模擬電路設計和

                      輸出信號

                      •差分模擬輸出

                      •片內精密基準電壓為1.575 V

                      一個0 dBm的TLP,600Ω(775mVRMS)

                      •帶外部的推挽式功率放大器

                      增益調整具有300Ω負載能力

                      •七個主時鐘速率為256 kHz至

                      4.096 MHz

                      •引腳可選的μ-Law和A-Law

                      壓縮擴展(符合ITU G.711)

                      •CODEC A / D和D / A過濾兼容

                      與ITU G.712

                      •工業溫度范圍(-40°C至

                      +85°C)

                      •封裝:20引腳SOG(SOP),SSOP和

                      TSSOP

                      •提供無鉛封裝選項

                      應用

                      •VoIP,網絡語音設備

                      •數字電話和通信

                      系統

                      •無線語音設備

                      •DECT /數字無繩電話

                      •寬帶接入設備

                      •藍牙耳機

                      •光纖到路邊設備

                      •企業電話

                      •數字錄音機

                      PIN配置

                      6. PIN說明

                      功能

                      RO + 1接收平滑濾波器的同相輸出。該引腳通常可以驅動2kΩ負載

                      1.575伏峰值,以模擬地電平為參考。

                      RO- 2反轉接收平滑濾波器的輸出。該引腳通常可以將2kΩ負載驅動至1.575

                      電壓峰值以模擬地電平為參考。

                      PAI 3此引腳是功率放大器的反相輸入。其直流電平為VAG電壓。

                      PAO- 4反相功率放大器輸出。該引腳可驅動300Ω負載至1.575伏峰值

                      達到VAG電壓水平。

                      PAO + 5同相功率放大器輸出。該引腳可以驅動300Ω負載至1.575伏峰值

                      參考VAG電壓電平。

                      VDD 6電源。該引腳應通過0.1μF陶瓷電容去耦至VSS。

                      FSR 7 8 kHz幀同步輸入,用于PCM接收部分。該引腳還選擇通道0或

                      GCI和IDL模式中的通道1。它也可以在傳輸時連接到FST引腳

                      和接收是同步操作。

                      PCMR 8 PCM輸入數據接收引腳。數據需要與FSR和BCLKR引腳同步。

                      BCLKR 9 PCM接收位時鐘輸入引腳。該引腳還選擇接口模式。 GCI模式是

                      當此引腳連接到VSS時選擇。當該引腳連接到VDD時,選擇IDL模式。

                      當發送和接收是同步操作時,該引腳也可以連接到BCLKT。

                      PUI 10上電輸入信號。當此引腳連接到VDD時,器件上電。當綁定到VSS時,

                      該部件已斷電。

                      MCLK 11系統主時鐘輸入。可能的輸入頻率為256 kHz,512 kHz,1536 kHz,1544

                      kHz,2048 kHz,2560 kHz和4096 kHz。為了獲得更好的性能,建議使用

                      MCLK信號與FST信號同步并對齊。這是一個要求

                      256和512 kHz頻率的情況。

                      BCLKT 12 PCM發送位時鐘輸入引腳。

                      PCMT 13 PCM輸出數據發送引腳。輸出數據與FST和BCLKT引腳同步。

                      FST 14 8 kHz發送幀同步輸入。該引腳同步發送數據字節。

                      VSS 15這是供應地。該引腳應連接到0V。

                      μ/ A-Law 16壓縮擴展器模式選擇引腳。當該引腳連接到VDD時,選擇μ-Law壓擴擴展。一條法律

                      當此引腳連接到VSS時,選擇壓縮擴展。

                      AO 17發送路徑中第一個增益級的模擬輸出。

                      AI- 18反轉發送路徑中第一個增益級的輸入。

                      AI + 19發送路徑中第一個增益級的非反相輸入。

                      VAG 20中間電源模擬接地引腳,為所有模擬信號提供2.4 V參考電壓

                      處理。該引腳應通過0.01μF至0.1μF電容去耦至VSS。這個針

                      芯片斷電時變為高阻抗。

                      7.功能描述

                      W681512是一款用于語音頻帶應用的單軌單通道PCM編解碼器。 CODEC

                      符合ITU-T G.712建議書的規范。 CODEC還包括一個

                      完整的μ-Law和A-Law壓縮擴展器。 μ-Law和A-Law壓縮器的設計符合要求

                      符合ITU-T G.711建議書的規范。

                      第3節的框圖顯示了W681512的主要組件。 該芯片由一個

                      PCM接口,可以處理長短幀同步格式,以及GCI和IDL格式。

                      芯片的預縮放器提供內部時鐘信號并同步CODEC樣本

                      使用外部幀同步頻率進行速率。 功率調節塊提供內部功能

                      數字和模擬部分的電源,而電壓參考塊提供

                      精密模擬地電壓,用于模擬信號處理。 主要的CODEC框圖

                      如第3節所示。

                      7.1。 傳輸路徑

                      CODEC的A / D路徑包含一個具有外部可配置增益的模擬輸入放大器

                      設置(參見第11節中的應用示例)。 該器件有一個輸入運算放大器

                      輸出是編碼器部分的輸入。 如果輸入放大器不需要操作,則可以

                      斷電和旁路。 在這種情況下,單端輸入信號可以施加到AO引腳或

                      AI-引腳。 當輸入放大器斷電時,AO引腳變為高輸入阻抗。該

                      通過將AI +引腳連接到VDD或VSS,可以關斷輸入放大器。 選擇AO引腳

                      當AI +連接到VDD時,作為輸入,當AI +連接到VSS時,AI-引腳被選為輸入(參見

                      表7.1)。

                      當輸入放大器斷電時,AO或AI-的輸入信號需要參考

                      模擬地電壓VAG。

                      輸入放大器的輸出通過低通濾波器輸入,以防止切換時的混疊

                      電容器3.4 kHz低通濾波器。 3.4 kHz開關電容低通濾波器可防止混疊

                      輸入信號高于4 kHz,因為采樣頻率為8 kHz。 3.4 kHz低通濾波器的輸出為

                      通過具有200Hz截止頻率的高通濾波器濾波。 過濾器是根據設計的

                      ITU-T G.712建議書中的建議。 從高通濾波器的輸出信號是

                      數字化。 信號通過μ-Law或ALaw轉換為壓縮的8位數字表示

                      格式。 μ-Law或A-Law格式可通過μ/ A-Law引腳進行引腳選擇。 壓縮

                      格式可根據表7.2選擇。

                      數字8位μ-Law或A-Law樣本被饋送到PCM接口,用于串行傳輸

                      外部BCLKT提供的數據速率。

                      7.2。接收路徑

                      D-to-A路徑的8位數字輸入樣本通過PCM接口串行移入

                      轉換為并行數據位。在幀同步FSR的每個周期期間,饋送并行數據位

                      通過引腳可選擇的μ-Law或A-Law擴展器并轉換為模擬樣本。的模式

                      通過μ/ A-Law引腳選擇擴展,如表7.2所示。模擬樣本用a過濾

                      根據ITU-T G.712規范,截止頻率為3.4 kHz的低通濾波器。

                      sin(x)/ x補償與低通平滑濾波器集成在一起。此過濾器的輸出是

                      緩沖以提供差分接收輸出信號RO +和RO-。 RO +或RO-輸出可以

                      外部連接到PAI引腳,提供具有高驅動能力的差分輸出

                      PAO +和PAO-引腳。通過使用外部電阻(參見第11節的示例),可以進行各種增益設置

                      這個輸出放大器可以實現。 如果未使用發射功率放大器,則可以為其供電

                      通過將PAI連接到VDD來關閉。

                      7.3。 能源管理

                      7.3.1。 模擬和數字電源

                      W681512的模擬和數字部分的電源必須為5V +/- 10%。 這個供應

                      電壓連接到VDD引腳。 VDD引腳需要通過0.1μF去耦至地

                      陶瓷電容器。

                      7.3.2。 模擬地參考電壓輸出

                      模擬地參考電壓可在VAG引腳上進行外部參考。 這個電壓

                      需要通過0.01μF至0.1μF陶瓷電容去耦至VSS。

                      7.4。 PCM接口

                      PCM接口由引腳BCLKR,FSR,BCLKT和FST控制。 接收輸入數據

                      通過PCMR引腳,輸出數據通過PCMT引腳傳輸。 的模式

                      接口的操作如表7.3所示。

                      7.4.1。 長幀同步

                      可以通過連接來選擇長幀同步或短幀同步接口模式

                      BCLKR或BCLKT引腳為64 kHz至4.096 MHz時鐘,并將FSR或FST引腳連接至8

                      kHz幀同步。 設備同步PCM接口和CODEC的數據字

                      幀同步信號的上升沿上的采樣率。 它識別長幀同步時

                      對于BCLKT引腳的位時鐘的兩個連續下降沿,FST引腳保持高電平。該

                      只要正幀同步邊沿,幀同步脈沖的長度可以在幀與幀之間變化

                      每125微秒發生一次。 在長幀同步模式下的數據傳輸期間,發送數據引腳

                      當幀同步信號FST為高電平或8位數據時,PCMT將變為低阻抗

                      這個詞正在傳播。當幀時,發送數據引腳PCMT將變為高阻抗

                      在發送數據或發送一半LSB時,同步信號FST變為低電平。

                      內部判決邏輯將確定下一幀同步是長幀還是短幀同步,

                      基于先前的幀同步脈沖。為避免總線沖突,PCMT引腳將為高電平

                      每個斷電狀態后兩個幀同步周期的阻抗。更詳細的時間信息

                      可以在界面計時部分找到。

                      7.4.2。短幀同步

                      當FST引腳上的幀同步信號為時,W681512在短幀同步模式下工作

                      BCLKT引腳的位時鐘只有一個且只有一個下降沿。在接下來的上升趨勢

                      在時鐘位置,W681512開始計時PCMT引腳上的數據,這也將改變

                      從高阻抗狀態到低阻抗狀態。數據傳輸引腳PCMT將返回高阻抗

                      在LSB中途處于狀態。 W681512的短幀同步操作基于8位

                      數據字。當在PCMR引腳上接收數據時,數據在第一個下降沿之后輸入

                      下降沿與幀同步信號一致。內部決策邏輯將確定

                      基于先前的幀同步脈沖,下一幀同步是長幀還是短幀同步。

                      為了避免總線沖突,PCMT引腳將在每次后的兩個幀同步周期內保持高阻態

                      斷電狀態。可以在接口定時部分找到更詳細的定時信息。

                      7.4.3。通用電路接口(GCI)

                      當BCLKR引腳連接到VSS兩幀或更多幀時,選擇GCI接口模式

                      同步周期。它可以用作ISDN應用中的2B + D定時接口。 GCI界面

                      由4個引腳組成:FSC(FST),DCL(BCLKT),Dout(PCMT)和Din(PCMR)。 FSR引腳選擇

                      通道B1或B2用于發送和接收。數據轉換發生在數據的正邊緣

                      時鐘DCL。幀同步正邊沿與數據時鐘DCLK的正邊沿對齊。

                      數據速率是比特時鐘速度的一半。傳輸信道B1和B2

                      連續。因此,通道B1在DCL的前16個時鐘周期發送,B2為

                      在DCL的第二個16個時鐘周期發送。有關更多時序信息,請參閱時序部分。

                      7.4.4。 Interchip數字鏈路(IDL)

                      當BCLKR引腳連接到VDD兩幀或更多幀時,選擇IDL接口模式

                      同步周期。它可以用作ISDN應用中的2B + D定時接口。 IDL接口

                      由4個引腳組成:IDL SYNC(FST),IDL CLK(BCLKT),IDL TX(PCMT)和IDL RX(PCMR)。 FSR

                      引腳選擇通道B1或B2進行發送和接收。信道B1的數據在

                      在IDL SYNC脈沖之后的IDL CLK的第一個正邊沿。 IDL SYNC脈沖是一個IDL CLK

                      周期長。通道B2的數據在IDL CLK的第11個上升沿之后發送

                      IDL SYNC脈沖。在IDL CLK的第一個下降沿接收通道B1的數據

                      在IDL SYNC脈沖之后。在第11個負邊緣接收信道B2的數據

                      IDL SYNC脈沖后的IDL CLK。當發送信號引腳IDL TX變為高阻抗時

                      不用于數據傳輸,也不用于未使用信道的時隙。更多時間

                      信息,請參閱時間部分。

                      7.4.5。系統時間

                      該系統可在256 kHz,512 kHz,1536 kHz,1544 kHz,2048 kHz,2560 kHz和4096 kHz下工作

                      主時鐘頻率。系統時鐘通過主時鐘輸入MCLK提供,可以是

                      如果需要,從位時鐘得到。內部預縮放器用于生成固定的256 kHz和8

                      內部CODEC的kHz采樣時鐘。預縮放器測量主時鐘頻率

                      相對于幀同步頻率,相應地設置分頻比。如果幀同步為低

                      對于整個幀同步周期,當MCLK和BCLK引腳時鐘信號仍然存在時,

                      W681512將進入低功耗待機模式。關閉電源的另一種方法是將PUI引腳設置為

                      低。當系統需要再次上電時,PUI引腳需要設置為HIGH和

                      需要存在幀同步脈沖。在PCMT引腳之前需要兩個幀同步周期

                      變得低阻抗。

                      符號說明MIN TYP MAX UNIT

                      1 / TFS FST,FSR頻率--- 8 --- kHz

                      TFSL FST / FSR最小LOW寬度1

                      TBCK秒

                      1 / TBCK BCLKT,BCLKR頻率64 --- 4096 kHz

                      TBCKH BCLKT,BCLKR HIGH脈沖寬度50 --- --- ns

                      TBCKL BCLKT,BCLKR低脈沖寬度50 --- --- ns

                      TFTRH BCLKT 0下降到FST上升

                      邊緣保持時間20 --- --- ns

                      TFTRS FST上升沿到BCLKT 1下跌

                      邊緣設置時間80 --- --- ns

                      TFTFH BCLKT 2下降到FST下降

                      邊緣保持時間50 --- --- ns

                      TFDTD FST上升沿到有效的PCMT延遲

                      時間--- --- 60 ns

                      TBDTD BCLKT上升沿到有效PCMT

                      延遲時間--- --- 60 ns

                      從FST后期開始的THID延遲時間

                      下降邊緣,或

                      BCLKT 8下降沿到PCMT輸出

                      高阻抗10 --- 60 ns

                      TFRRH BCLKR 0下降到FSR上升

                      邊緣保持時間20 --- --- ns

                      TFRRS FSR上升沿至BCLKR 1下跌

                      邊緣設置時間80 --- --- ns

                      TFRFH BCLKR 2下降到FSR下降

                      邊緣保持時間50 --- --- ns

                      TDRS有效PCMR到BCLKR下降沿

                      設置時間0 --- --- ns

                      TCLH PCMR保持時間從BCLKR下降

                      邊緣50 --- --- ns

                      符號說明MIN TYP MAX UNIT

                      1 / TFS FST,FSR頻率--- 8 --- kHz

                      1 / TBCK BCLKT,BCLKR頻率64 --- 4096 kHz

                      TBCKH BCLKT,BCLKR HIGH脈沖寬度50 --- --- ns

                      TBCKL BCLKT,BCLKR低脈沖寬度50 --- --- ns

                      TFTRH BCLKT -1下降到FST上升沿保持

                      時間20 --- --- ns

                      TFTRS FST上升沿到BCLKT 0下降沿設置

                      Time80 --- --- ns

                      TFTFH BCLKT 0下降沿到FST下降沿保持時間50 --- --- ns

                      TFTFS FST下降沿到BCLKT 1下降沿設置

                      時間50 --- --- ns

                      TBDTD BCLKT上升沿到有效PCMT延遲時間10 --- 60 ns

                      從BCLKT 8下降沿到PCMT的THID延遲時間

                      輸出高阻抗10 --- 60 ns

                      TFRRH BCLKR -1下降沿到FSR上升沿保持

                      時間20 --- --- ns

                      TFRRS FSR上升沿到BCLKR 0下降沿設置

                      Time80 --- --- ns

                      TFRFH BCLKR 0下降沿到FSR下降沿保持時間50 --- --- ns

                      TFRFS FSR下降沿到BCLKR 1下降沿設置

                      時間50 --- --- ns

                      TDRS有效PCMR到BCLKR下降沿設置時間0 --- --- ns

                      來自BCLKR下降沿的TDRH PCMR保持時間50 --- --- ns

                      表8.2短幀同步PCM時序參數

                      符號說明MIN TYP MAX UNIT

                      1 / TFS FST頻率--- 8 --- kHz

                      1 / TBCK BCLKT頻率256 --- 4096 kHz

                      TBCKH BCLKT HIGH脈沖寬度50 --- --- ns

                      TBCKL BCLKT低脈沖寬度50 --- --- ns

                      TFSRH BCLKT -1下降到FST上升沿

                      保持時間20 --- --- ns

                      TFSRS FST上升沿到BCLKT 0下降沿

                      設置Time60 --- --- ns

                      TFSFH BCLKT 0下降到FST下降沿

                      保持時間20 --- --- ns

                      TBDTD BCLKT上升沿到有效的PCMT延遲

                      時間10 --- 60 ns

                      來自BCLKT 8下降沿的THID延遲時間

                      (B1通道)或BCLKT 18 Falling Edge(B2

                      通道)到PCMT輸出高阻抗10 --- 50 ns

                      TDRS有效PCMR到BCLKT下降沿設置

                      時間20 --- --- ns

                      來自BCLKT下降沿的TDRH PCMR保持時間75 --- --- ns

                      符號說明MIN TYP MAX UNIT

                      1 / TFST FST頻率--- 8 --- kHz

                      1 / TBCK BCLKT頻率512 --- 6176 kHz

                      TBCKH BCLKT HIGH脈沖寬度50 --- --- ns

                      TBCKL BCLKT低脈沖寬度50 --- --- ns

                      TFSRH BCLKT 0下降沿到FST上升沿保持時間20 --- --- ns

                      TFSRS FST上升沿到BCLKT 1下降沿設置時間60 --- --ns

                      TFSFH BCLKT 1下降沿到FST下降沿保持時間20 --- --- ns

                      TFDTD FST上升沿到有效PCMT延遲時間--- --- 60 ns

                      TBDTD BCLKT上升沿到有效的PCMT延遲時間--- --- 60 ns

                      來自BCLKT 16下降沿的THID延遲時間(B1

                      通道)或BCLKT 32下降沿(B2通道)到

                      PCMT輸出高阻抗10 --- 50 ns

                      TDRS有效PCMR到BCLKT上升沿設置時間20 --- --- ns

                      來自BCLKT上升沿的TDRH PCMR保持時間--- --- 60 ns


                      符號說明MIN TYP MAX UNIT

                      1 / TMCK主時鐘頻率--- 256512

                      MCLK占空比為256 kHz

                      運營45%55%

                      TMCKH最小脈沖寬度為高

                      MCLK(512 kHz或更高)50 --- --- ns

                      TMCKL MCLK的最小脈沖寬度為低

                      (512 kHz或更高)50 --- --- ns

                      TFTRHM MCLK下降到FST上升沿

                      保持時間50 --- --- ns

                      TFTRSM FST上升沿到MCLK下降沿

                      設置時間50 --- --- ns

                      提高所有數字信號的上升時間--- --- 50 ns

                      所有數字信號的TFALL下降時間--- --- 50 ns

                      9.絕對最大額定值

                      9.1。 絕對最大額定值

                      條件值

                      結溫1500

                      儲存溫度范圍-650

                      C到+1500

                      電壓施加于任何引腳(VSS - 0.3V)至(VDD + 0.3V)

                      施加于任何引腳的電壓(輸入電流限制為+/- 20 mA)(VSS - 1.0V)至(VDD + 1.0V)

                      VDD - VSS -0.5V至+ 6V

                      1.高于上面列出的應力可能會對設備造成永久性損壞。 曝光絕對

                      最大額定值可能會影響器件可靠 在這些條件下不暗示功能操作。

                      9.2。 運行條件

                      條件值

                      工業工作溫度-400

                      C到+850

                      電源電壓(VDD)+ 4.5V至+ 5.5V

                      地電壓(VSS)0V

                      注意:暴露于絕對最大額定值下列出的條件之外的條件可能會產生不利影響

                      影響設備的壽命和可靠性。

                      10.電氣特性

                      10.1。 一般參數

                      符號參數條件最小值(2)Typ(1)Max(2)Units

                      VIL輸入低電壓0.6 V.

                      VIH輸入高電壓2.4 V

                      VOL PCMT輸出低電壓IOL = 3 mA 0.4 V.

                      VOH PCMT輸出高電壓IOL = -3 mA VDD -0.4V

                      IDD VDD電流(工作) - ADC + DAC無負載6 8 mA

                      ISB VDD電流(待機)FST和FSR = Vss;

                      PUI= VDD10100μA

                      Ipd VDD電流(掉電)PUI = Vss 0.110μA

                      IIL輸入漏電流VSS <VIN <VDD +/-10μA

                      IOL PCMT輸出漏電流VSS <PCMT <VDD

                      高Z狀態+/-10μA

                      CIN數字輸入電容10 pF

                      COUT PCMT輸出電容PCMT高Z 15 pF

                      1.典型值:TA = 25°C,VDD = 5.0 V.

                      2.所有最小/最大限制均由Winbond通過電氣測試或表征保證。 不是全部

                      規格經過100%測試。


                      技術文章分類
                      相關技術文章
                      开奖结果